过去十年，FinFET凭借其三面栅极结构，成功接棒了Planar MOSFET，推动了14nm到5nm的连续演进。但当技术迈入3nm节点，FinFET在短沟道效应控制、驱动电流与面积效率上逐渐力不从心。

于是，GAA（Gate-All-Around）结构登场。

不同于FinFET的“三面”控制，GAA是“四面”包裹式控制，在相同硅厚下提供更优的电控能力，同时允许硅通道更厚，从而提升迁移率与驱动电流。

尤其是MBCFET（Multi-Bridge Channel FET，三星的GAA实现路径），通过堆叠多层nanosheet，不仅显著提升了Weff（有效宽度），还能通过nanosheet宽度调控，实现性能与功耗的灵活平衡。

技术演进的核心，从来不是更小，而是更强的“控制力”。

二、技术红利背后，是制造极限的对冲

GAA不是FinFET的简单延伸，而是一整套系统级的再设计。

比如：

• 内间隔（Inner Spacer）的优化，不仅影响寄生电容，也直接关系到应力传递与载流能力；
  
• Gate Extension缩短，压低了单元高度（Cell Height），为标准单元持续缩小打开空间；
  
• 在可靠性方面，得益于（100）晶面主导，GAA在BTI、HCI等长期可靠性表现上优于FinFET。
  

但与此同时，也带来了前所未有的挑战：

• 金属栅材料的临界厚度已无调整空间，只能通过Dipole工程控制阈值电压（Vt），对栅边界控制要求极高；
  
• 垂直方向的空间有限，工艺窗口缩小，栅金属移除难度更大；
  
• LLE（Local Layout Effect）变得更加敏感，影响电气特性一致性。
  

每一次架构革命，都是设计工程师与工艺工程师之间的“博弈合作”。

三、Beyond GAA：3DS-FET 是终点还是过渡？

当GAA走到极限，业界开始探索下一代可能——3D堆叠晶体管（3DS-FET）。

核心理念很简单：不再横向扩展，而是上下堆叠晶体管结构，也称CFET（Complementary FET）。但实现方式分为两种：

• Sequential（顺序堆叠）：通过两片晶圆的绑定，实现PMOS和NMOS的上下叠放；
  
• Monolithic（单体堆叠）：在同一片晶圆上依次完成上下晶体管的构建。
  
  
  

每种方式都有优劣：

从报告展示的数据看，Monolithic方案在栅极蚀刻比上具备2-3倍优势，更适合标准单元高度压缩。但Sequential方案在器件结构自由度上更胜一筹，更适合做异质集成和材料创新。

2D平面的尽头，不是更小，而是往“上”堆。

四、技术路线的“压强”转移：从尺寸到布局

更关键的是，3DS-FET不只是单纯“上楼盖房子”，而是整个设计范式的改变：

• BSI（Back Side Interconnect）技术：将部分布线转移到底部，释放前端金属资源，减少电容，提高性能；
  
• SA-DBC（自对准背面接触）：在不增加额外空间的基础上，精准对准底层源极/漏极；
  
• Dual Work Function金属 + Dipole调控：精确实现NMOS/PMOS的Vt目标，保持SRAM等电路的一致性与稳定性；
  
• 在SRAM上，实测结果显示GAA + 3DS架构在0.7V条件下已实现稳定写入与180mV的SNM。
  
  
  

这意味着，哪怕尺寸不再缩小，通过布局优化、接触重构与层次堆叠，也能继续推动性能增长。

五、写在最后：摩尔定律的续章，正在重写底层逻辑

从这份报告中，我们看到的不是摩尔定律的终结，而是技术路线从“尺寸驱动”转向“结构驱动”的范式转变”。

GAA仍将是未来10年的主力技术，但它不是终点。3DS-FET正在成为一条新的延续路径，在逻辑与SRAM的协同设计上展现出巨大潜力。

但这不是一场轻松的接力。它对设计能力、工艺极限、材料科学、成本控制都提出了更高要求。

摩尔定律还在继续，只不过它走的路，越来越像人脑，而不是计算器。